

Arquiteturas Paralelas


ERAD-RS 2013

19 a 22 de março de 2013

Porto Alegre -RS



Prof. Ms. Alexandre M. S. Adário



Anos
50

Desempenho
computacional
suficiente

Atendem à demanda
de aplicações

Anos
70


Necessidade de maior
Desempenho


Processadores mais
velozes

Processamento
Paralelo









Aumento de Desempenho

Divisão e Conquista

Alternativa para os Limites Físicos

Maior Tolerância a Falhas

Substituição de unidades

O Futuro da Computação é

PARALELO

Níveis de Paralelismo

Threads

Métodos Remotos

Processos Remotos

Aplicação

Multiprocessamento

Multiprogramação

Sistema Operacional

Vários Processadores

Hierarquia de Memória

Hierarquia de Barramentos


Arquitetura

Múltiplas Unidades Funcionais


Pipeline de Instrução

Processador

Arquitetura Tradicional



Unidades de E/S Autônomas





DMA – *Direct Memory Access*

Liberação da CPU
(delegação de tarefas)

Possibilita Multiprogramação

Hierarquia de Memória







Acelera alimentação da CPU

Reduz o abismo CPU-Memória

Aumento da diferença de
velocidade entre CPU e Memória



Pipeline



Sobreposição nos ciclos de execução

Baseado em Linhas de Montagem

Instrução composta por etapas


SEM Pipeline



COM Pipeline



Superescalaridade



SEM Superescalaridade



COM Superescalaridade

 Instrução 1

 Instrução 2

 Instrução 3

 Instrução 4

Pipeline Superscalar



Paralelismo na execução
de instruções

Replicação de Recursos

Replica unidades dentro da
mesma CPU

Máximo de 2 instruções por ciclo

Programação sequencial

Dependência de dados

Fluxo de Controle

Solução:

Multithreading

Executar mais de uma thread
(fluxo de execução) por aplicação

SEM Multithreading



COM Multithreading



Tipos de Multithreading

Interleaved Multithreading (IMT)

Blocked Multithreading (BMT)

Simultaneous Multithreading (SMT)

Interleaved Multithreading

Novas instruções de thread
diferente por ciclo

Muda de contexto a cada ciclo

Interleaved Multithreading



Blocked Multithreading

Execução permanece com a mesma thread

Interrompida só em evento de alta latência

Blocked Multithreading



Simultaneous Multithreading


Múltiplas threads despacham
múltiplas instruções por ciclo

Superescalar com multithread

Simultaneous Multithreading

A	A	A	A
D	D	D	D
A		B	B
D	D	C	C
A	A		D
B	A	A	A

Multicore




Multicore


Múltiplos **cores integrados**

Replicação dos recursos de processamento


Mais desempenho sem alterar clock!



Concorrência
Gargalo




Paralelismo
2 Apps




Paralelismo
Threads App1

Intel Dual Core



AMD Turion Dual Core



Quantos processadores usar?

Como distribuir o trabalho (carga)
entre os envolvidos?

Quando comunicar / sincronizar?



afetam



Desempenho final da
Aplicação Paralela



Lei de Amdahl


“O ganho de desempenho que pode ser obtido melhorando uma dada parte do sistema é limitado pela fração de tempo que essa parte é usada pelo sistema durante a sua operação.”

Speedup

Fator de Aceleração

Quanto a versão paralela ficou
mais rápida que a seqüencial


Speed-Up (Fator de Aceleração)



Eficiência

Taxa de utilização média das
unidades ativas usadas

Eficiência (Speed-Up/Nua)




Classificação de Máquinas Paralelas

Classificação de Flynn

Michael Flynn, 1970

Fluxos de instruções x Fluxos de Dados



SISD

Single Instruction Single Data

1 fluxo de instruções


1 fluxo de dados

SISD

Arquiteturas Tradicionais

Máquinas de von Neumann,
microcomputadores e estações de trabalho

instruções



I

D



D

MISD

Multiple Instruction Single Data

N fluxos de instruções


1 fluxo de dados

MISD

Classe Teórica

Ainda sem implementação

instruções



I I I

D



D

SIMD

Single Instruction Multiple Data

1 fluxo de instruções


N fluxos de dados

SIMD

Execução síncrona

Processadores Gráficos,
Arquiteturas Array (matrizes,
imagens, vetores etc)

instruções



I

DDD



DDD

MIMD

Multiple Instruction Multiple Data

N fluxos de instruções


N fluxos de dados

MIMD

Vários programas sobre vários dados

Arquiteturas Paralelas Modernas

instruções



III

DDD



DDD

Classificação Por Memória

Quanto ao Compartilhamento
(compartilhada ou não-compartilhada)

Quanto à Organização
(centralizada ou distribuída)

Compartilhamento de Memória


MultiProcessadores

- Memória Compartilhada
- Variáveis Compartilhadas


MultiComputadores


- Memória Não-compartilhada
- Troca de Mensagens

Multiprocessadores



Multi**computadores**





Multiprocessadores



UMA


Uniform Memory Access

Memória centralizada
(acessos levam o mesmo tempo)

UMA

Necessário tratar coerência das caches

Problemas com contenção
(disputa de processadores)



NUMA

Non-Uniform Memory Access


Memória Distribuída
(acessos levam tempos diferentes)

NUMA

Permite acessos em paralelo

Reduz contenção
(uso de variáveis globais e locais)

Espaço de Endereçamento



COMA


Cache-Only Memory Architecture

Acesso restrito às memórias cache

COMA

Permite acessos em paralelo


Reduz contenção
(uso de variáveis globais e locais)




NORMA

NO-Remote Memory Access

Apenas acesso local à memória





Redes de Interconexão

Redes Estáticas


Ligações fixas

Ligação direta dedicada


Topologia determina características

Algumas Topologias


Array Linear




Estrela




Anel Completo




Anel Cordado



Anel Simples



Anel Simples




Baixa escalabilidade

Baixa Tolerância a Falhas

Unidirecional ($N-1$) ou Bidirecional ($N/2$)

Malha




Malha

Roteamento simplificado

Boa escalabilidade

Torus



Torus

Malha com extremidades conectadas

Roteamento muito simplificado


Boa escalabilidade

Redes Dinâmicas



Não há topologia fixa

Adaptação por demanda



Barramento



Rede Multinível



Matriz de Chaveamento



Matriz de Chaveamento

Alto custo

Baixa escalabilidade

Sem contenção

Não bloqueante

Chaveamento e Roteamento



Não há ligações diretas N-para-N

O caminho da mensagem passa
por nós intermediários

Chaveamento de Circuito

Estabelece todo o caminho (alto custo)

Envio posterior






Chaveamento de Pacote

Não há caminho nem custo pré-definidos

Adiciona nós consecutivamente

Não reserva canal





Roteamento

Store-and-Forward

Armazena e repassa



Uso do buffer para **pacote inteiro**



Roteamento Cut-Through

Armazena parte da mensagem (flit) e repassa (estilo pipeline)

Cabeçalho abre caminho
(Wormhole)



Tendências na Construção de Máquinas Paralelas

Plataformas Tradicionais

PVP Processadores Vetoriais

SMP Multiprocessadores Simétricos

MPP Multicomputadores Maciçamente
Paralelos

NOW Redes de Estações de Trabalho

PVP - Parallel Vector Processor


Memória concorrente UMA

Matriz de chaveamento

Baixa escalabilidade

Grandes registradores, sem caches

PVP: Exemplos



SMP - Symmetric Multiprocessor

Memória UMA

Interconexão por barramento

Baixa escalabilidade

Evoluíram para DSM (NUMA)

SMP: Exemplos



Intel Quad Xeon 7400 Server



HP Integrity rx8620-32 Server

MPP- Massively Parallel Processors

Múltiplas memórias locais

Interconexão por rede proprietária

Boa escalabilidade

MPP: Exemplos



NOW - Network of Workstations

Múltiplas memórias locais

Rede Convencional

Baixa escalabilidade

Custo baixo

NOW: Exemplo



Comparação

	PVP	SMP	MPP	NOW
Número de EPs	Baixo	Baixo	Alto	Médio
Escalabilidade	Baixa	Baixa	Alta	Média
Latência de Programação	Baixa	Média	Baixa	Alta
Programação	Média	Fácil	Difícil	Difícil
Custo	Alto	Médio	Alto	Baixo

Qual classe escolher se a combinação das necessidades não se enquadra em nenhuma?

Poucos EPs

Boa escalabilidade,

Baixa latência

Baixo custo

Jaguar


18688 nós hex-core

7832 nós quad-core


Conexão proprietária da Cray




Blue Gene




Blue Gene



Earth Simulator



Earth Simulator



Tecnologias de Interconexão


Myrinet

- Implementa troca de mensagens (NORMA)
- Latência em torno de $5\mu\text{s}$
- Vazão 1.28 Gbit/s
- Interligação através de switch de alto desempenho



SCI

- *Scalable Coherent Interface*
- Padrão IEEE 1596-1992
- Implementa troca de mensagens e memória compartilhada (NORMA, NUMA)
- Latência em torno de $5\mu\text{s}$
- Vazão 6.4 Gbits/s
- Interligação em anel ou switch de alto desempenho



Tópicos Atuais

Computação em Grade Grid Computing


“A infra-estrutura de Grid irá nos prover a habilidade de dinamicamente conectar recursos de forma que seja possível a execução de aplicações distribuídas de larga escala e com utilização intensiva de recursos.”

Computação em Grade Grid Computing

Plataforma virtual integrando redes,
computação, comunicação e informação.

Distribuído, Heterôgeneo e Dinâmico

Grid Computing



I-WAY

- 1o. Grid – I-WAY (*Information wide-area year*)
 - Projeto experimental de demonstração (Supercomputing 95)
 - Testbed com 17 sites conectados
 - 60 aplicações
 - Infra-estrutura básica (provendo acesso, segurança, coordenação de recursos, etc)
- Ressaltou a diferença entre pesquisa em SD e Grid
 - SD: foco em problemas relacionados a separação geográfica
 - Grid: foco em problemas de integração e gerência de software


I-WAY

- Iniciou diversos projetos de pesquisa em Grid Computing

Infra-estrutura	Globus, Legion
Exploração de ciclos	Condor
Escalonadores	AppLeS, APST, Mars e Prophet
Monitoração e predição	Network Weather Service
Transparência de heterogeneidade	Storage Resource Broker (SRB)
Computação remota através do modelo cliente-servidor	NetSolve, Ninf



Grid'5000 architecture



Grade francesa
composta de clusters
Mais de 7000 cores


www.grid5000.fr/

GGF - Global Grid Forum

- Criado no final dos anos 90
- Objetivo: prover padrões para utilização de Grids
 - *Open Grid Services Architecture* (OGSA)
 - Integrar Globus e Web services

Multicores - Considerações*

- Hardware
 - Laptops, Desktops e Servidores
- Software (Desenvolvimento)
 - Compiladores
 - Depuração
 - Desempenho
- Licenças de SW (exemplos)
 - Microsoft: por processador, não por core
 - Oracle: por core, com fator de redução por core em processador multi-core
 - VMWare: por processador, limite de 4 cores/processador



MPSoC - *MultiProcessor System-on-Chip*

Pode ser:

HOMOGÊNEO – Unidades de Processamento idêntica


HETEROGÊNEO – Unidades de Processamento diferentes

MultiCore é um MPSoC
homogêneo “pequeno”



Interconexão?

Ponto-a-Ponto




Vantagens

Alto Paralelismo

Desvantagens

**Reusabilidade
baixa**

Barramento



Vantagens


Alta Reusabilidade

Desvantagens

**Ausência de
Paralelismo**

Não-Escalável

Networks-on-Chip





Principais Vantagens

**Alta
Reusabilidade
Alto Paralelismo
Escalável**

MPSoC

Intel **80 Cores**

10 x 8 = 80 Cores



TOP500


Ranking de Computadores (Jun e Nov)

Desde 1993

Linpack - sistema de equações lineares

www.top500.org

Rank	Site	System	Cores	Rmax (TFlop/s)	Rpeak (TFlop/s)	Power (kW)
1	DOE/SC/Oak Ridge National Laboratory United States	Titan - Cray XK7 , Opteron 6274 16C 2.200GHz, Cray Gemini interconnect, NVIDIA K20x Cray Inc.	560640	17590.0	27112.5	8209
2	DOE/NNSA/LLNL United States	Sequoia - BlueGene/Q, Power BQC 16C 1.60 GHz, Custom IBM	1572864	16324.8	20132.7	7890
3	RIKEN Advanced Institute for Computational Science (AICS) Japan	K computer, SPARC64 VIIIfx 2.0GHz, Tofu interconnect Fujitsu	705024	10510.0	11280.4	12660
4	DOE/SC/Argonne National Laboratory United States	Mira - BlueGene/Q, Power BQC 16C 1.60GHz, Custom IBM	786432	8162.4	10066.3	3945
5	Forschungszentrum Juelich (FZJ) Germany	JUQUEEN - BlueGene/Q, Power BQC 16C 1.600GHz, Custom Interconnect IBM	393216	4141.2	5033.2	1970





Breakthrough Titan Performance

Jaguar Specs (2011)	
Compute Nodes	18,688
Login & I/O Nodes	256
Memory per node	16 GB
# of Opteron cores	224,256
# of NVIDIA K20 "Kepler" accelerators (2013)	N/A
Total System Memory	300 TB
Total System Peak Performance	2.3 Petaflops

Titan Specs (2012)	
Compute Nodes	18,688
Login & I/O Nodes	512
Memory per node	32 GB + 6 GB
# of Opteron cores	299,008
# of NVIDIA K20 "Kepler" accelerators (2013)	18,688
Total System Memory	710 TB
Total System Peak Performance	20+ Petaflops

Considerações Finais